Intel 10nm工藝黑科技：量子阱晶體管

    Intel前幾天慶祝了半導體業界黃金法則——摩爾定律，通過更先進的工藝不斷提升晶體管密度是Intel制勝的關鍵，他們也以此維護了摩爾定律的準確。如今Intel的制造工藝已經是14nm，下一步就是10nm工藝，面臨的挑戰還會更多，Intel實際上也延期了10nm工藝進程，但Intel手中的黑科技可不少，分析認為Intel將在10nm工藝節點啟用量子阱晶體管（Quantum Well FET，簡稱QWFET），還會使用銦鎵砷及應變鍺兩種新型半導體材料。

    如今的集成電路基本上都是基于硅基材料，晶體管的性能、運行電壓及電流都與晶體管的結構有關，因此整體功耗密度相同的情況下，晶體管的功耗與電壓的平方成正比——當然，晶體管密度是在不斷提升到的（這是摩爾定律的內容）。這個規律是1975年IBM公司的研究人員Robert Dennard總結的，因此這個定律也以他的名字命名——這就是Dennard scaling定律的來源。

    扯到這些其實是本文內容的鋪墊，這個定律在2000年代前都是適用的，但2005年David Wang在IEDM會議上提出，晶體管的性能不能再通過幾何結構而提升，功耗問題越來越嚴重，而功耗來源于兩個方面——漏電流帶來的靜態功耗以及晶體管開關帶來的動態功耗（注：動態功耗有個公式Switching power = C*V2*F）。

    現在的情況就是晶體管越小，漏電流越來越嚴重，解決功耗問題的重點就轉移到漏電流這方面來了，Intel曾經在90nm工藝使用應變硅工藝，45nm節點使用HKMG（高K金屬柵極）工藝，22nm工藝使用FinFET晶體管工藝，這都有助于降低漏電流，進而降低功耗。

銦鎵砷晶體管結構

    似乎還沒回到正題上，不過背景內容我們不說這么多了，RealWorldTech網站日前刊發了一篇文章分析Intel公司的10nm工藝，分析師 David Kanter認為Intel有很大可能會在10nm工藝啟用QWFEN量子阱晶體管工藝，同時還會使用新型的半導體材料，N型使用銦鎵砷（In0.53Ga0.47As），P型使用應變鍺（strained germanium）

    按照他的分析，Intel最早會在2016年的10nm工藝上使用這些黑科技，將晶體管運行電壓從0.7V降低到0.5V，而三星、TSMC、Globalfoundries等公司要等到7nm工藝才有可能使用這些新技術，依然要比Intel落后一代。■