使DDR3更好加壓 新的電壓標(biāo)準(zhǔn)為1.35v

    根據(jù)JEDEC的規(guī)范標(biāo)準(zhǔn)，通過提升硅晶圓芯片制造工藝而降低核心IO電壓以提升性能的DDR3內(nèi)存模組會(huì)推出稱作為DDR3L的低電壓版本內(nèi)存規(guī)范，新標(biāo)準(zhǔn)規(guī)定電壓為1.35v，比較當(dāng)前的1.5v標(biāo)準(zhǔn)還要低，這將會(huì)在絕大多數(shù)主流產(chǎn)品中節(jié)能20%。

    新內(nèi)存將會(huì)和當(dāng)前現(xiàn)存的1.5v版本DDR3內(nèi)存相互兼容，但前者并不會(huì)受到原有規(guī)范的制約，所有基于JEDEC規(guī)范的DDR3內(nèi)存模組都會(huì)配備SPD（serial presence detect）芯片，該芯片EEPROM存儲(chǔ)于SMbus之上，其中包括內(nèi)存模組將提供給系統(tǒng)的容量以及模組特征信息，包括電壓，因此系統(tǒng)就能夠借此固件信息兼容支持最新的DDR3L內(nèi)存模組。

    新內(nèi)存在標(biāo)注信息方面也會(huì)同樣進(jìn)行關(guān)聯(lián)變更，加入PC3L方式供終端消費(fèi)用戶進(jìn)行辨識(shí)，作為對(duì)比，EP3L則是嵌入系統(tǒng)所用低電壓DDR3內(nèi)存模組。

    來自AMD公司的JC-42.3內(nèi)存發(fā)展委員會(huì)主席Joe Macri表示，全新的低電壓內(nèi)存標(biāo)準(zhǔn)和整個(gè)業(yè)界有關(guān)于低功耗節(jié)能設(shè)計(jì)準(zhǔn)則相吻合，為內(nèi)存技術(shù)推進(jìn)發(fā)展委員會(huì)還會(huì)繼續(xù)就此方面進(jìn)行論證和研究，未來不排除推出1.25v甚至更低電壓的內(nèi)存產(chǎn)品，而電腦系統(tǒng)的研發(fā)人員也會(huì)就此考慮采用更低能耗設(shè)計(jì)標(biāo)準(zhǔn)的產(chǎn)品。